裁判字號：智慧財產法院100年民專上更(一)字第11號民事判決
裁判日期：民國101年06月21日
裁判案由：侵害專利權有關財產權爭議等
智慧財產法院民事判決
100年度民專上更（一）字第11號上訴人美商微晶片技術公司（MicrochipTechnology
Inc.）法定代理人史蒂芬‧ 桑吉 （SteveSanghi）訴訟代理人 黃章典 律師
呂光 律師 樓穎智 被上訴人義隆電子股份有限公司兼法定代理人 葉儀晧 共同 許惠月 律師訴訟代理人 侯雪芬 律師輔佐人 蔣佳璋 上列當事人間侵害專利權有關財產權爭議等事件，上訴人對於中華民國98年8月31日新竹地方法院89年度訴第317號第一審判決提起上訴，經最高法院第一次發回更審，本院於101年6月14日言詞辯論終結，判決如下：
主文上訴駁回。
第二審訴訟費用及發回前第三審訴訟費用由上訴人負擔。
事實及理由
壹、程序部分：
一、查上訴人為外國法人之美商公司，屬涉外民事事件，我國民國100年5月26日修正施行前之涉外民事法律適用法，固無關於國際管轄權之規定，惟依該法第30條適用民事訴訟法第
1條、第2條第2項及第15條規定，原審法院於本件訴訟應有國際管轄權。又上訴人依侵權行為規定請求，依該法第九條規定，自應以我國法律為準據法，先予敘明。
二、上訴人原上訴聲明第3項為「被上訴人等不得未經上訴人同意而製造、為販賣之要約、販賣、使用或為上述目的而進口EM78P152八位元微控制器及其他使用上訴人所有之證書號第99388號『具有少於N個輸入/輸出（I/O）接腳之N位元資料匯流排寬度之微控制器及其方法』發明專利」（本院卷第26-27頁）。嗣於99年3月30日具狀減縮上訴聲明第3項為「被上訴人義隆電子股份有限公司（下稱被上訴人公司）不得未經上訴人同意而製造、為販賣之要約、販賣、使用或為上述目的而進口各式包裝之EM78P152八位元微控制器，及其他使用上訴人所有『具有少於N個輸入／輸出（I/O）接腳之N位元資料匯流排寬度之微控制器及其方法』發明專利（證書號數第99388號）之產品」（更審前本院卷第14
4頁）。經核上訴人請求之基礎事實同一，其聲明僅減縮應受判決事項之聲明，依民事訴訟法第446條第1項、第255條第1項第2款、第3款規定，自應允許。
貳、實體部分：
一、本件上訴人主張：伊發明之「具有少於N個輸入/輸出（I/
O）接腳之N位元資料匯流排寬度之微控制器及方法」，經經濟部中央標準局（於民國88年1月26日改制為智慧財產局，下稱智財局）核給發明專利證書，期間自87年12月11日起至106年4月27日止（下稱系爭發明專利）。詎被上訴人義隆公司所生產編號EM78P152號之各式包裝產品（下稱系爭產品）為具有5個輸入/輸出接腳之八位元資料匯流排寬度之微控制器，加計電源接腳及地線接腳之總數少於或等於該資料匯流排之匯流排寬度（即八位元），竟落入系爭發明專利之申請專利範圍第1項及第11項「該第一接腳（即電源接腳）、第二接腳（即地線接腳）及多個第三接腳（包括輸入/輸出接腳）之總數至少為三且少於或等於該資料匯流排之匯流排寬度」之範圍中，已侵害伊之系爭發明專利等情，爰依專利法第85條第1項第2款、第3項及公司法第23條第2項規定，求為命被上訴人義隆公司及其法定代理人即被上訴人 葉儀皓 連帶賠償新台幣（下同）100萬元及自訴狀繕本送達翌日即89年5月9日起加付法定遲延利息，暨被上訴人公司不得未經伊同意而製造、為販賣之要約、販賣、使用或為上述目地而進口系爭產品及其他使用系爭發明專利之產品之判決等語。原審為上訴人敗訴之判決，駁回上訴人之訴及其假執行之聲請，上訴人不服提起上訴，聲明請為判決：㈠原判決廢棄，㈡被上訴人應連帶給付上訴人100萬元，及自起訴狀繕本送達翌日起至清償日止按年息百分之五計算之利息；㈢被上訴人不得未經上訴人同意而製造、為販賣之要約、販賣、使用或為上述目的而進口各式包裝之EM78P152八位元微控制器，及其他使用上訴人所有「具有少於N個輸入／輸出（I/O）接腳之N位元資料匯流排寬度之微控制器及其方法」發明專利（證書號數第99388號）之產品。
二、被上訴人則抗辯：系爭發明專利未揭露多功能接腳之操作方式，無法據以實施，不符合審定時專利法第71條第3、4款規定應充分揭露之形式要件，且系爭專利之技術特徵為系爭專利之習知技術結合引證1（即1991年2月7日公開之日本特開平3-28985號專利案）、引證2（即1993年9月28日公開之日本特開平00000000號專利案）、引證3（即1988年5月3日公告之美國4,742,215號專利案）、引證4（即1996年5月15日公開之EP0000000號歐洲專利）、引證5（即華隆電子股份有限公司4BitMicrocontrollerDataBook）、引證6（即1996年4月12日公開之日本特開平8-95744號專利案）可證明系爭專利不具有進步性有應撤銷之原因；又系爭產品並非以八支接腳傳送八位元資料，亦未使用系爭發明專利的「多功能接腳」，依全要件原則，系爭產品未落入系爭發明專利之文義範圍內。又被上訴人葉儀皓並未參與系爭產品之具體業務執行，自不負公司法第23條第2項連帶賠償責任，爰請求駁回上訴人之訴及其假執行之聲請等語。對於上訴人之上訴則聲明：上訴駁回。
三、兩造不爭執之事實：㈠上訴人前於86年4月28日以「具有少於N個輸入／輸出（I
／O）接腳之N位元資料匯流排寬度之微控制器及其方法」（即系爭專利）向經濟部中央標準局（嗣於88年1月26日正式改制為智慧財產局）申請發明專利，並以西元1996年（民國85年）5月24日申請之美國第08/644,916號專利案主張優先權，經其編為第00000000號審查，准予專利，並於87年12月11日公告（公告號：347493）期滿後，發給發明第99388號專利證書（見原審卷第13-15、208-218頁之專利證書、專利公報、發明專利說明書）。
㈡被上訴人公司於89年4月10日，持附表一所示之證據，以系
爭專利違反核准時專利法第19條、第20條第1項第1款及第
2項、第71條第3、4款規定，對之提起舉發（下稱舉發N0
2案）。被上訴人另於90年10月4日，持附表二所示之證據，以系爭專利違反核准時專利法第20條第1項第1款、第2項、第71條第3、4款規定，對之提起舉發（下稱舉發N03案）。上訴人乃於93年1月28日向智慧財產局申請更正系爭專利申請專利範圍，經智慧財產局審查，以系爭專利93年1月28日申請專利範圍更正本，符合專利法第64條第1項第1款及第2項規定，准予更正，並依更正後之申請專利範圍審查，就舉發N02案以94年7月28日（94）智專三（二）0202
4字第09420686300號專利舉發審定書為「舉發不成立」之處分，就舉發N03案以94年7月28日（94）智專三（二）04
024字第09420685880號專利舉發審定書為「舉發不成立」之處分。被上訴人公司不服，分別提起訴願，均遭駁回，遂向臺北高等行政法院提起行政訴訟，經該院就舉發N02案以95年度訴字第2165號判決駁回其訴，就舉發N03案以95年度訴字第2114號判決駁回其訴。被上訴人公司仍不服，提起上訴，嗣經最高行政法院於97年6月12日，就舉發N02案以97年度判字第567號判決駁回其上訴，就舉發N03案以97年度判字第566號判決駁回其上訴，而告確定在案（見原審卷第119-138頁最高行政法院97年度判字第566、567號判決；原審卷第18-28頁之臺北高等行政法院95年度訴字第2165號判決；原審卷第21至35頁之更正後專利說明書；本院卷第19至48頁之臺北高等行政法院95年度訴字第2114號判決）。
㈢除舉發N02、N03案外，被上訴人公司尚提出3件舉發（即
舉發N04、N08、N09案），目前均由智慧財產局審查中，其中本件無效抗辯之證據即引證1、引證2，為舉發N04案之證2、4（見本院卷第86頁之智慧財產局99年2月8日函）。
四、系爭專利申請專利範圍有關之解釋：㈠系爭專利所屬之技術領域（即所屬技術領域具有通常知識者對於微電腦與微控制器所具之通常知識）部分：
⒈微電腦之意義：微電腦硬體結構包含中央處理單元、記憶體
單元、輸入單元與輸出單元等四個主要單元，其結構關係則如附圖一所示。而（一）中央處理單元（CPU）：它可分為兩大部分：⑴、算術與邏輯單元（ALU:ArithmeticLogicUnit)：用於計算及判斷等資料的處理。⑵、控制單元（
CU:ControlUnit）：負責協調各單元之間資料輸送及存取的控制，如同交通指揮一樣。（三）輸入單元（InputUnit）：負責接收送進來的資料，如鍵盤、光筆、滑鼠、觸摸式螢幕及刷卡機等。（四）、輸出單元（OutputUnit）：將電腦處理好的資料送到外界去，如顯示器、列表機、繪圖機等。此一定義可見諸於行政院勞委會職業訓練局之「儀表電子能力本位訓練教材認識EM78單晶片微電腦」、「認識PIC單晶片微電腦」，此一定義亦可見諸於教育部高級職業學校進修網電機科之「單晶片微電腦簡介」（參閱：http://elearning.stut.edu.tw/mechelec/ch1.htm），國立羅東高工之「微處理機」（參閱：http://www.ltivs.ilc.edu.tw/kocp/mpu/m2/m2index.htm）。
⒉單晶片、多晶片與微電腦之關係：將微電腦之中央處理器（
CPU）製造在一IC晶片，該晶片即稱為微處理機（μP），於1980年代，由於科技進步與功能需求，微處理機逐漸朝兩大方向發展：⑴朝具有較寬的資料路徑，系統電路更複雜，指令集功能更強大方向發展，應用在通用型電腦主機上，如Pentium系列晶片。⑵朝向高度整合系統發展，結合μP、記憶體、輸出入埠於同一晶片上，形成單晶片，又稱微控制器。應用在工業控制與家電產品上，以8051系列晶片最具經典代表（參閱：8051單晶片實作-使用C語言，碩博出版）。而中央處理器（CPU）按每次可處理之位元數為標準可區分為多晶片與單晶片微處理機（詳前揭「儀表電子能力本位訓練教材認識EM78單晶片微電腦」）。目前市面上個人電腦
（PC）所使用之中央處理單元（CPU）,通常又稱之為中央處理器，例如：Intel公司製造之80286、80386、80486、Pentium，PentiumⅡ為多晶片處理器。至於被上訴人義隆公司所產生之EM78系列晶片，Microchip公司所生產之PI
C晶片，Intel公司所生產之8051晶片則為單晶片，而單晶片之全稱為單晶片微電腦（英語：Single-ChipMicrocomputer），又稱微控制器（Microcontroller）。
⒊微電腦、中央處理單元（器）、微處理機、單晶片、微控制
器之通常定義與關係：微電腦為具有：⑴中央處理單元、⑵記憶體單元、⑶輸入單元與⑷輸出單元等四個主要單元之硬體結構。中央處理單元為學理上或教科書上使用之名稱，如經製造商實作於晶片上，則稱為微處理機，而於一般商家之交易上則稱為微處理器，亦即中央處理單元、微處理機、中央處理器等語所映射之實體物件實質上係屬同一。而中央處理單元依可處理之位元數為標準可區分為多晶片與單晶片，因此，微電腦為單晶片之上位概念，即單晶片之概念包含於微電腦之中，單晶片為微電腦之一種，此乃單晶片之全稱為單晶片微電腦之原因，又因單晶片微電腦多應用在工業控制上，故通稱單晶片微電腦為微控制器。我國電腦書籍之出版社（例如： 松崗 、碁峰、 旗標 、 文魁 、 金禾 ）多以「單晶片」作為出版書籍之名稱，勞委會職業訓練局所著之相關訓練教材則以「單晶片微電腦」作為著作名稱，但不論係「單晶片」、「單晶片微電腦」、「微控制器」所對映之實體物件實質上均屬相同。就所屬技術領域而言，微控制器之技術領域包含於微電腦之技術領域，兩者之技術於專利新穎性與進步性之比對上自均可互為先前技術。
⒋系爭公告第347493號專利所屬技術領域：經查系爭公告第34
7493號專利之發明說明書「發明之背景」記載「本發明係在微控制器及其方法之領域，尤指一種具有少於N個輸入/輸出（I/O）接腳之N位元架構（亦即資料匯流排寬度）之微控制器及其方法」。可知系爭專利係有關於「單晶片微電腦」物品與方法之專利，其技術領域屬於「單晶片微電腦」（下位概念）、微電腦（上位概念），有關於微電腦、單晶片微電腦之技術內容自均具有證明系爭專利不具有新穎性與進步性之證據適格。上訴人雖陳稱：「微控制器」與「微電腦」（CPU）二者並不等同，引證一係關於「微電腦」（CPU）之技術，僅揭示一種CPU，並未揭示或建議任何隨機存取記憶體（RAM）或是任何週邊單元，與系爭發明專利所涉「微控制器」之積體電路包裝，顯然並不相同，故該先前技術所揭示之技術實與系爭發明專利無關，引證一所揭示之CPU無論是硬體架構、功能或應用上，皆與系爭發明專利之「微控制器」之積體電路包裝完全不相同，引證一與系爭發明專利根本上屬於不同技術領域之發明云云。惟查微電腦係微控制器之上位概念，已詳述如前，更審前本院判決認「微控制器」亦可稱為「微電腦」，用語固不夠精確，而應稱「微控制器」亦可稱「單晶片微電腦」，較為妥適，然「微控制器」係屬「微電腦」之一種，則確為所屬技術領域者所具有之通常知識，為所屬技術領域具有通常知識者不能諉為不知之經驗法則，或為不證自明之理。此觀諸本院所引前揭教育部高級職業學校進修網電機科之「單晶片微電腦簡介」著作（參閱：http://elearning.stut.edu.tw/mechelec/ch1.htm），及羅東高工之「微處理機」（參閱：http://www.ltivs.ilc.edu.tw/kocp/mpu/m2/m2index.htm），即可知悉「微控制器」（即單晶片微電腦）係包含於「微電腦」之領域，為高職相關科系畢業生即應具備之通常知識。再者，勞委會職業訓練局為培養非本科系畢業者所開設之「儀表電子能力本位訓練教材認識EM78單晶片微電腦」、「認識PIC單晶片微電腦」課稱，僅須觀看課程名稱亦應可知悉「微控制器」（單晶片微電腦）係屬於微電腦之範疇。亦即「微控制器」係屬「微電腦」之一種，僅須為相關領域之高職畢業生，或是非大學相關科系畢業生接受過勞委會職業訓練局開辦之相關課程，即可瞭解之通常知識或是一般經驗，而非屬「微控制器」、或「微電腦」領域之專業知識。核上訴人所主張「微電腦」之技術內容不得作為「微控制器」之先前技術，就所屬技術領域具有通常知識者而言，誠屬乖謬常理，洵無可採。
㈡系爭專利之習知技術：
⒈英特爾公司生產製造之8051單晶片為系爭專利之習知技術：
經查系爭專利之所屬技術領域為單晶片微電腦，申請日為86年4月28日，而英特爾公司於70年（即1981）製造及公開之8051晶片，已廣為業界所使用，並經許多教科書採用為介紹單晶片微電腦之結構及應用之材料，例如：82年8月2日益眾資訊出版之「8051單晶片入門與實作」，84年1月儒林圖書出版之「MSC-51單晶片微電腦原理與應用」（註：MSC-51是一種英特爾公司所產製單晶片微電腦之統稱，8051則係MSC-51系列中具體之一種單晶片型號），則8051單晶片自為系爭專利之習知技術。
⒉英特爾公司產製8051單晶片之接腳名稱與功能：經查8051單
晶片總共有40隻接腳，接腳與功能詳如「8051接腳圖」與「8051接腳名稱與功能表」所示；其中名稱為「RST」、「XTAL1」、「XTAL2」、「Vss」、「PSEN」、「ALE/PROG」、「EA/Vpp」、「Vcc」之接腳（共有8隻）均為單功能接腳；其餘32隻接腳則可分為4組，編號1-8之接腳稱為Port1（P1埠），編號10-17稱為Port3（P3埠），編號21-28之接腳稱為Port2（P2埠），編號32-39之接腳稱為Port0（P0埠）。P1埠係作為一般輸出入埠（雙向I/O埠）使用，P3埠可作為一般輸出入埠或特殊接腳使用，P2埠可作為一般輸出入埠與高位址地址匯流排使用，P0埠則可作為一般輸出入埠、資料匯流排、低位址地址匯流排使用。
⒊英特爾公司產製8051單晶片屬於P3埠、P0埠之接腳均為「多
功能」接腳：經查8051單晶片屬於P3埠之接腳可以作為一般輸出入埠或特殊功能接腳使用，例如編號10之接腳可作為RX
D串列傳輸輸出入腳，編11之接腳可作為TXD串列傳輸輸出入腳，編號12之接腳可作為外部中斷0腳，編號13之接腳可作為外部中斷1腳，編號14之接腳可作為計時計數0外部輸入腳，編號15之接腳可作為計時計數1外部輸入腳，編號16可作為寫資料到外部記憶體之寫入閃控腳，編號17可作為讀取外部資料記憶體資料之讀取閃控腳，自具有多功能。次查8051單晶片屬於P0埠之接腳，可作為一般輸出入埠與位址／資料線使用，亦具有多功能。
⒋英特爾公司產製8051單晶片內部記憶體之配置情形：參閱「
8051晶片外接記憶體與LED圖」與「8051內部記憶體與8位元資料匯流排示意圖」，可知8051單晶片內部有DM、SFR、PM三種內部記憶體存在。其中DM（InternalDataMemory）為內部資料記憶體，容量為128bytes，位址編號為00H~7F
H。SFR（SpecialFunctionRegister）係特殊功能暫存器，為內部許多個暫存器之統稱為SFR，代表具有某特定功能，位址80H～FFH區域之記憶體，凡是欲使用8051/8052中的並列I/O埠、中斷控制、計時/計數器、及串列埠控制等功能，都必需先設定好位於此區之特殊功能暫存器。PM（InternalProgramMemory）為內部程式記憶體，8051單晶片具有4Kbytes之內部程式記憶體。觀諸「晶片外接記憶體與LED圖」可知8051晶片內部之資料係以8個位元在內部記憶體並列傳輸，故稱其資料匯流排為8Bits，並稱之為8位元之單晶片。
⒌英特爾公司產製8位元單晶片接腳與外接記憶體（XPM:Exte
rnalProgramMemory）之關聯：8位元單晶片因其內部之資料係以8個位元在記憶體並列傳輸，故稱之。參閱「8051晶片外接記憶體與LED圖」，可以清楚地觀察到8051單晶片內之資料如果要與28256或62256外部記憶體（XPM）並列傳輸，就必須使用到編號32-39之8隻接腳；又因為編號32-39之接腳係資料線與位址線共同，為了使8051晶片能正確讀解自28256或62256外部記憶體（XPM）傳輸至內部究為資料或位址，故必須在8051晶片與28256或62256外部記憶體（XPM）間再連結一個G74373之位址鎖器存在。觀諸8051單晶片外接外部記憶體（XPM）之情形，可知8位元之晶片至少需要8個接腳係因為要外接外部記憶體（XPM）所致，如8位元之晶片無外接外部記憶體（XPM）之需求，則「8051晶片外接記憶體與LED圖」中8051晶片右側之全部接腳，與左側編號31之接腳（即設定執行外部程式記憶體之致能腳），即無存在之必要，可以完全刪減掉【亦即把與外部記憶體（XPM）相關之接腳全部刪除，共可刪除21隻接腳】。至於「8051晶片外接記憶體與LED圖」中8051晶片左側未被刪減之接腳數【註：前開「8051晶片外接記憶體與LED圖」只畫出38隻接腳，省略了「Vcc」（電源供應接腳）與「Vss」（系統接地腳），併予敘明】，其所需數量必須視其所欲外接之週邊裝置而定。例如：在「8051晶片外接記憶體與LE
D圖」中，編號1-8之接腳（即P1埠）依該書（即 黃寶強 著：視窗版51組譯器／控制器－入門篇）之例示，係外接LED，如無外接LED等週邊裝置之必要，編號1-8之接腳（即P1埠）亦可再刪減掉（亦即將8051單晶片之P1埠接腳8隻再刪除）。則8051單晶片在無外接外部記憶體之需求，以及不需要P1埠之情況下，就會只剩下編號10-15（分別為串列傳輸輸出入腳、外部中斷腳、計時計數外部輸入腳）、編號9（
RST接腳）、編號18（XTAL2）、編號19（XTAL1）、編號40（Vcc接腳）、編號20（Vss接腳）共11隻接腳。
⒍多功能接腳與接腳總數少於或等於N位元匯流排寬度並無必
然之關聯性存在：按要使N位元單晶片之接腳總數小於或等於資料匯流排寬度，以8051單晶片之習知技術為例，必須捨棄外接外部記憶體之功能，蓋就所屬技術領域之通常知識而言，只要N位元單晶片與外部記憶體（XPM）可以並列傳輸，就必須有N隻接腳，再加電源與接地兩隻接腳，至少就會有N+2隻接腳。除非系爭專利有揭露8051單晶片習知技術以外之技術特徵，否則，系爭專利在外接外部記憶體之情形下，即不可能使接腳總數少於或等於N位元匯流排寬度。是N位元單晶片之接腳總數少於或等於N位元匯流排寬度，在系爭專利未揭露8051單晶片習知技術以外之技術特徵之場合，與單晶片之接腳是否具有多功能並無必然之關聯性存在。
㈢系爭專利申請專利範圍所界定之「多功能接腳」係具有二種以上功能之接腳：
⒈按「發明專利權範圍，以說明書所載之申請專利範圍為準，
於解釋申請專利範圍時，並得審酌發明說明及圖式。」專利法第56條第3項定有明文。則解釋申請專利範圍原則上係以申請專利範圍所載之文字（claimlanguage）及用語（claimterms）為準，如申請專利範圍所載之文字或用語不明，並得參酌專利說明書（specification）。
⒉經查系爭專利申請專利範圍所載之「多功能接腳」就一般文
義而言，係屬具有二種以上功能之接腳，即「複數功能接腳」，於文字或用語上並無不明確之處。次查再參酌系爭專利第1圖，「多功能接腳」34係與功能方塊（F.B.）相接，而上開圖示中與「多功能接腳」34相接之功能方塊（F.B.）均為二個，而二個「功能方塊」僅能使「多功能接腳」34具有二種功能，無法使「多功能接腳」34具有三種功能，故參酌系爭專利說明書，亦可知悉系爭專利之「多功能接腳」包含二種功能在內。
五、本院之判斷：㈠系爭專利申請專利範圍第1、11項與英特爾公司產製8051晶片（即習知技術）之差異：
⒈上訴人於93年1月28日更正系爭專利申請專利範圍，故本件
應依更正後之申請專利範圍為審查，而系爭專利更正後之申請專利範圍共20項，其中第1、11項為獨立項，其餘為附屬項（見原審卷第217-218頁、原審卷第32-35頁）。①更正後系爭專利申請專利範圍第1項：「一種積體電路（IC）包裝，包含：一IC晶片，有一微控制器，其中有n位元資料匯流排；一第一接腳電耦合至該微控制器，其中該第一接腳係作為一電源接腳；一第二接腳電耦合至該微控制器，其中該第二接腳係作為一地線接腳；以及多個第三接腳電耦合至該微控制器，其中該多個第三接腳係功能接腳，該多個接腳中至少一接腳係為多功能接腳，該第一接腳、第二接腳及多個第三接腳之總數至少為三且少於或等於該資料匯流排之匯流排寬度。」（見原審卷第32頁）②更正後系爭專利申請專利範圍第11項：「一種操作積體電路（IC）包裝之方法，包含下列步驟：提供一IC晶片，有一微控制器，其中有n位元資料匯流排；提供一第一接腳電耦合至該微控制器，其中該第一接腳係作為一電源接腳；提供一第二接腳電耦合至該微控制器，其中該第二接腳係作為一地線接腳；以及提供多個第三接腳電耦合至該微控制器，其中該多個第三接腳係功能接腳，該多個第三接腳中至少一接腳係為多功能接腳，該第一接腳、第二接腳及多個第三接腳之總數至少為三且少於或等於該資料匯流排之匯流排寬度。」（見原審卷第33-34頁）。
⒉系爭專利申請專利範圍第1、11項與8051單晶片習知技術之
比較結果：經查系爭專利申請專利範圍第1、11項分別與8051單晶片習知技術之結果分別如附表三、四所示，則系爭專利除附表三、四編號7所示之技術特徵外，其餘均為8051單晶片之習知技術所揭露。
㈡系爭專利申請專利範圍第1、11項將8051單晶片之40隻接腳
減少至小於或等於N位元匯流排寬度（於8051單晶片即為8）是否具有不可預期之功效，是否具有進步性：
⒈系爭專利所界定之「多功能接腳」係使用習知技術：經查系
爭專利說明書第5頁記載：「IC包裝10另包含一控制暫存器
16，經由控制信號匯流排14耦合至微控制器12，供接收來自微控制器12之啟動及中止信號。控制暫存器為精於此項技藝者所熟知。控制暫存器16可為可保持已知狀態(亦即電荷，電流，或電壓)之任何元件，諸如SRAM,DRAM,EPROM,EEPROM,ROM，組合邏輯，PROM，或類似者。控制暫存器16提供足夠記憶體容量，以儲存並轉移自微控制器12送至功能方塊26之啟動及中止信號，其將在稍後予以說明。供將啟動及中止信號自微控制器12經由控制暫存器16送出至功能方塊26之通信協議協定係精於此項技藝者所熟知。」等語，可知系爭專利於說明書及圖示所記載之「功能方塊」（F.B.）係屬習知技術。
⒉僅憑「多功能接腳」之技術特徵並無法使N位元單晶片之接腳等於或小於N位元匯流排寬度：
⑴經查系爭專利說明書第5頁記載：「啟動及中止信號予以排
定路線自控制暫存器16經由匯流排18-24至適當之功能方塊26。自匯流排22及24，每一功能方塊26經由連接器28耦合為接收自控制暫存器16送出之啟動或中止信號。也請予察知，每一功能方塊26有一至各別接腳34之連接32，以轉移資料至接腳34或自其轉移資料。」等語，則系爭專利所界定之接腳具有多功能係因連接至「功能方塊」（F.B.）而產生。又系爭專利並未就「功能方塊」之技術特徵為進一步界定，「功能方塊」（F.B）係屬習知技術，已如前述，則系爭專利申請專利範圍第1、11項除所記載「該第一接腳、第二接腳及多個第三接腳之總數至少為三且少於或等於該資料匯流排之匯流排寬度」之技術特徵外，均屬8051單晶片之習知技術。
⑵英特爾公司產製之8051單晶片已有多功能接腳，但接腳數未
小於或等於資料匯流排寬度之原因：經查8051單晶片已採用「多功能接腳」之技術特徵，但總接腳數仍高達40隻，其原因觀諸「8051晶片外接記憶體與LED圖」即可明瞭。8051單晶片如須以並接方式外接外部記憶體（XPM），即須使用P0埠之8隻接腳，再加上單晶片一定要有電源接腳（即系爭專利界定之第1接腳）、與接地線（即系爭專利界定之第2接腳），縱使不外接任何週邊設備，至少也要用到10隻接腳，並不會因為8051單晶片之接腳具有多功能，即可將接腳數減少至小於或等於資料匯流排之寬度。然如減少單晶片所具有之功能，例如：不外接外部記憶體（XPM），且單晶片因不外接外部記憶體（XPM），自無大量外接週邊設備之必要，而將8051單晶片與外接外部記憶體（XPM）有關之接腳，與P1埠之一般輸出入接腳均刪除，即會剩下11隻接腳（詳系爭專利申請專利範圍有關之解釋：㈡⒌之說明）。至於8051單晶片將與外接外部記憶體（XPM）有關之接腳與將P1埠之一般輸出入接腳刪除後，為何仍會有高達11隻之接腳，因上訴人主張系爭產品（EM78P152）落入系爭專利申請專利範圍第1、11項之文義範圍，爰以被控侵權物品之實物與8051單晶片之習知技術加以對比詳為說明。觀諸「8051單晶片剩餘接腳與系爭產品(EM78P152)接腳之比較表」，可明顯知悉被控侵權物品並不具有8051單晶片之「串列傳輸輸出入」功能，故可將8051單晶片編號10、11之接腳刪除；且系爭產品品之計時計數外部輸入接腳（P62）、外部時脈輸入接腳（P64）各只有一隻，而8051單晶片之計時計數外部輸入接腳（14、15）、外部時脈輸入接腳（18、19）則各有二隻；換言之，系爭產品之接腳小於或等於資料匯流排之寬度，係因可以外接之週邊設備較8051單晶片為少（計算式：11-4+1=8），而非系爭專利單純使用「多功能接腳」之技術特徵使然。故8051單晶片之接腳總數未小於或等於匯流排寬度，係因其較接腳總數小於或等於匯流排寬度之單晶片更具擴充性，尚難認所屬技術領域具有通常知識者，於降低單晶片外接週邊設備之擴充性時，無法輕易思及以減少接腳之方式達成節省製造成本之效果。
⒊以減少外接週邊設備之方式減少單晶片之接腳總數至小於或
等於資料匯流排之寬度，並無法產生不可預期之功效，不具進步性：
⑴按「改變技術特徵關係之發明，指改變先前技術中之元件形
狀、尺寸、比例、位置及作用關係或步驟的順序等之發明。若改變技術特徵關係之發明能產生無法預期的功效或新的用途，應認定該發明非能輕易完成，具進步性。例如將皮帶輪之輪轂與皮帶接觸的平面改變為外凸之弧形面，使皮帶不會鬆脫，由於該功效係無法預期者，應認定該發明非能輕易完成，具進步性。」2009年專利審查基準2-3-26定有明文。
⑵經查系爭專利申請專利範圍第1、11項與8051單晶片技術內
容之差異，僅在於8051單晶片之接腳總數多達40隻，而系爭專利之接腳總數僅有小於或等於資料匯流排之寬度（以8051單晶片為例即為8隻）。而系爭專利可以將8051單晶片之接腳總數減少至8隻以下，係靠不斷刪除8051單晶片之原有功能達成，例如：8051單晶片如不外接外部記憶體（XPM）即可將接腳總數減少至19隻，將一般輸出入埠（即P1埠）之接腳刪除，接腳總數可再減少至11隻，再刪除串列傳輸（即編號10、11接腳之功能），及刪除重複之功能（例如：編號14、15均為計時計數外部輸入接腳，編號18、19均為振盪信號源與外部時脈輸入接腳，各可刪除其中1隻），則8051單晶片就會只剩下7隻接腳（計算式：11-4=7）。亦即依據系爭專利所揭示之技術特徵，要將接腳總數減至小於或等於匯流排寬度，並不是靠多功能接腳之技術特徵來達成，而是透過不斷地刪減8051單晶片習知技術所具有之功能來達成，系爭專利刪減8051單晶片習知技術之接腳後，原8051單晶片習知技術之功能亦不斷地喪失，並無法產生無法預期之功效或是新之用途，自不具有進步性。
⒋上訴人雖主張：系爭發明提出前，業界未能意識到當時每每
預先為耦接外部記憶體作準備或預先允許外部裝置存取內部資料匯流排之設計未必合乎實際需求，反而造成接腳被閒置，徒然增加系統複雜度及製造成本上之問題，上訴人於發現業界普遍存在但未經發現、解決之問題，發想積體電路包裝有予改良減少接腳之可能，才思考採用多功能接腳，首先針對「減少接腳數目」之目的改進包裝，提出一具有較小接腳數及較低使用成本之微控制器，使得其接腳具有較大之效能【並維持既有之處理能力】，可有效減少電耦合至微控制器之接腳數目，此一「將接腳總數減少至資料匯流排位元數以下」之創見，乃當時熟習該項技術之人所難以思及，故具有進步性云云。惟查8051晶片於70年（即1981年）即經英特爾公司製造為公開，此為所屬技術領域具有通常知識者均不能諉為不知之通常知識，則「多功能接腳」早於70年時即已使用在單晶片上，亦即英特爾公司產製之8051單晶片如未使用「多功能接腳」，則要達成8051單晶片所具有之功能，其接腳數必定大於40隻，因此，使用「多功能接腳」可以減少接腳之數目，係8051單晶片製造與公開後所屬技術領域者所具有之通常知識，並非何種難以思及之創見。而系爭專利係於
86年4月28日申請，申請專利之技術特徵除「接腳總數小於或等於資料匯流排寬度」外，其他完全為將近16年前之8051單晶片所揭露，而系爭專利將接腳總數減少至小於或等於資料匯流排寬度後，8051單晶片之原有功能即喪失無遺，並非如上訴人主張並能【維持既有之處理能力】。則所屬技術領域具有通常知識者於刪減8051單晶片之功能後，自可輕易思及供該遭刪減功能所用之接腳係屬多餘而不必要，而可將之減少。核上訴人此部分之主張，顯屬不足採信。
㈢引證案1至6分別與8051單晶片習知技術之組合，可否證明系爭專利申請專利範圍第1、11項不具進步性：
⒈按組合二以上引證資料以判斷專利是否為所屬技術領域中具
有通常知識者依申請前之先前技術所能輕易完成時，以其組合對於該具有通常知識者係屬明顯者為限。例如：①自技術領域觀之，倘引證資料之技術內容分屬不相關之技術領域，其技術內容之組合自非明顯。②自專利所欲解決之問題觀之，引證資料之技術內容促使該專利所屬技術領域中具有通常知識者將其所揭露之技術內容予以組合。如引證資料所揭露之必要技術特徵先天即不相容，其技術內容之組合即非明顯。③自組合之動機觀之，若該具有通常知識者有合理的動機組合引證資料之技術內容，其技術內容之組合應屬明顯。
⒉引證案1不得與8051單晶片習知技術組合證明系爭專利申請專利範圍第1、11項不具進步性：
⑴引證1為1991年2月7日公開之日本特開平3-28985號「マ
イクロコンビュ一タ」（中譯即為微電腦）專利案：依引證
1專利公報之記載，習知之微電腦係透過位址匯流排及資料匯流排，將位址信號及資料信號以並列（平行）方式輸出入，因而必須使用多數之接腳。例如在位址匯流排及資料匯流排互相分離之典型8位元微電腦中，共須使用24支接腳（含位址匯流排用接腳16支、資料匯流排用接腳8支）（見原審卷40頁）。而引證1之發明在位址之輸出入及指定與資料之輸出入，分別只使用1支接腳，而以串列進行，亦即利用單一之位址接腳，將位址信號以串列方式輸出，且利用單一之資料接腳，將代表指令及資料之信號亦以串列方式輸出入，並透過串列到平行轉換暫存記憶體，在位址接腳與該位址暫存記憶體之間，及資料接腳與資料暫存記憶體之間，進行資料轉換（見原審卷第第41頁）。是以，引證1之重點在於提供一種微電腦，具有：將位址信號以串列輸出之位置接腳，將代表指令與資料之信號以串列輸出入之資料接腳，用以儲存該位址信號之【暫存器】，及用以儲存該代表指令及資料之信號之【資料暫存器】；而在該位址接腳與【該位址暫存器】之間，以及在該資料接腳與【該資料暫存器】之間，則存在【串列－並列變換暫存器】（見原審卷第41頁）。故引證1之微電腦係由【外部】以串列提供之位址信號及資料信號，由接腳收取，其後分別將其資料串列變換成並列，而加以使用（見原審卷冊第41頁）。
⑵引證1與8051單晶片之習知技術就系爭專利所界定「接腳小
於或等於資料匯流排之寬度」欠缺組合之動機，且組合而成之裝置亦與系爭專利不同：查系爭專利係一單晶片專利，用較為淺顯之語言來講，就是一顆單晶片，其多功能接腳是透過晶片【內】之功能性方塊（F.B.）來達成，消費者所購買到實施系爭專利之物品就是一顆單晶片（例如：系爭產品）；然引證1之專利係在單晶片外部以增加【暫存器】之方式使接腳具有多功能，則消費者如購買結合引證1與8051單晶片習知技術之物品，除了一顆單晶片外，在單晶片外還會有許多【暫存器】存在，結構上與實施系爭專利所製造之物品（即一顆晶片）明顯不同。則就系爭專利欲以單晶片【內部】之功能方塊（F.B.）解決接腳過多之目的而言，自欠缺將增加單晶片【外部】暫存器之技術特徵與習知技術組合之動機；且組合後之裝置亦與系爭專利截然不同。則自不得將引證1與習知技術組合用以證明系爭專利申請專利範圍第1、
11項不具進步性。⒊引證2【得】與8051單晶片之先前技術組合得證明系爭專利申請專利範圍第1、11項不具進步性：
⑴引證2為1993年9月28日公開之日本特開平00000000號「マ
イクロコンビュ一タの入出力機能選擇裝置」專利：引證2為「微電腦之輸出入功能選擇裝置」，以模態暫存器連接至功能選擇電路，而可各別設定埠控制暫存器之功能，將多功能兼用輸出入接腳分別連接至輸出入埠功能，即可有效使用多功能兼用輸出入接腳，是其發明目的為有效使用微電腦之多功能兼用輸出入接腳（見原審卷第51頁）。觀諸引證2之申請專利範圍及專利公報、修正後說明書之記載，引證2之輸出入電路包含「功能選擇電路」（係分別對應於多數之多功能兼用輸出入接腳而設置，且可連接至第1、第2功能電路中任一者），及「功能選擇設定手段」（係對應於各該功能選擇電路而設，且可輸出複數之位元信號，以設定該功能選擇電路之切換）（見原審卷第57、60頁）。是該多功能兼用輸出入接腳群之功能，在模態控制手段選擇之後，僅由一部分接腳使用該功能，其餘接腳可以模態選擇手段切換成其他功能之接腳（見原審卷第62頁）。則引證2利用功能選擇電路及功能選擇設定手段，使接腳兼具多功能並可兼用輸出入埠使用，亦具有「多功能接腳」之技術特徵。
⑵引證2得與8051單晶片習知技術組合證明系爭專利申請專利
範圍第1、11項不具進步性：按8051單晶片習知技術可單獨證明系爭專利申請專利範圍第1、11項不具進步性，已詳述如前，則引證2就系爭專利所欲達成之「減少接腳」目的有與8051單晶片習知技術組合之動機，自亦可證明系爭專利申請專利範圍第1、11項不具進步性。經查系爭專利係透過單晶片內部之功能方塊（F.B.）使接腳具有多功能，而引證2與系爭專利同屬微電腦之領域，且係以晶片內部之「功能選擇電路」使接腳具有多功能，則就系爭專利所欲達到減少接腳之目的，自有與8051單晶片習知技術結合之動機，自可證明系爭專利申請專利範圍第1、11項不具進步性。
⒋引證3【得】與8051單晶片之先前技術組合得證明系爭專利
申請專利範圍第1、11項不具進步性：經查引證3為1988年
5月3日公告之美國4,742,215號「IC卡系統」專利案，雖然該專利係一與晶片卡有關之專利，然其第3圖揭露「MPU8
049單晶片接腳圖」，而MPU8049單晶片（8位元晶片）如不外接外部記憶體（XPM），並將有關外接外部記憶體之接腳刪除，則實際使用之接腳僅剩下編號40（VCC）、26（
VDD）、5（SS）、6（INT）、2（XTAL1）、4（RESE
T）、39（T1）、38（P29）八隻，足以揭露系爭專利所界定接腳總數小於或等於資料匯流排寬度之技術特徵【註：MP
U8049亦有40隻接腳，但於第3圖僅畫出33隻接腳，扣除與外接外部記憶體（XPM）相關之接腳，實際上使用之接腳就只有8隻，並非謂MPU8049單晶片之接腳僅有33隻接腳，附此敘明】；且與系爭專利同屬單晶片微電腦之領域，就系爭專利所欲達到減少接腳之目的，自有與8051單晶片習知技術結合之動機，自可證明系爭專利申請專利範圍第1、11項不具進步性。
⒌引證4【得】與8051單晶片之先前技術組合得證明系爭專利
申請專利範圍第1、11項不具進步性：經查引證4為1996年
5月15日公開之EP0000000號「Microcontrollerwithprovisionsforemulation」歐洲專利案，其發明背景亦記載：「一種眾所週知之減少接腳數量之方法，即將單一接腳賦予多種功能」等語（詳本院卷第241頁），則引證4就系爭專利所欲達成之「減少接腳」目的有與8051單晶片習知技術組合之動機，自亦可證明系爭專利申請專利範圍第1、11項不具進步性。經查系爭專利係透過單晶片內部之功能方塊（F.B.）使接腳具有多功能，而引證4與系爭專利同屬微電腦之領域，且係以晶片內部之「功能選擇電路」使接腳具有多功能，則就系爭專利所欲達到減少接腳之目的，自有與8051單晶片習知技術結合之動機，而可證明系爭專利申請專利範圍第1、11項不具進步性。
⒍引證案5不得與8051單晶片習知技術組合證明系爭專利申請
專利範圍第1、11項不具進步性：按4位元微處理器所有產品之基本架構都均不以CPU60為核心，必須配置ROM/RAM模組，時鐘產生電路，復位電路和依據特定之應用場合而配置的外圍功能模組而組成，其圖示如「MCU系統框圖」所示，亦即4位元單晶片之外部亦須有Vdd（電源）、Vss（接地）等接腳，為所屬技術領域具有通常知識者不能諉為不知之通常知識。經查引證5為1993年華隆電子股份有限公司公開之4BitMicrocontrollerDataBook，但被上訴人所提出之前開書籍，並無檢附4BitMicorcontroller之外部接腳圖（詳本院卷第264-267頁），亦無其接腳具有多功能之記載，與系爭專利之多功能接腳技術特徵毫無關聯，自不得與8051單晶片習知技術組合證明系爭專利不具進步性。
⒎引證6【得】與8051單晶片習知技術組合證明系爭專利申請
專利範圍第1、11項不具進步性：經查引證6為1996年4月12日公開之日本特開平8-95744號「資訊處理LSI及使用該
LSI之資訊處理裝置」專利案，其實施例記載：「依據本實施例，資訊處理LSI1001所能設置之接腳數（上限）因受限制，無法確保可用接腳數量時，可以將內藏之顯示控制手段1003設定為無效狀態，而將不使用之信號接腳切換成其他用途使用。除此之外，內藏之顯示控制手段（LSI）與該資訊處理LSI1001之介面，所需使用之信號接腳，可以使用上述未使用狀態下之信號接腳，而予切換利用。此外，在本實施例中，輸入信號接腳切換之後，成為其他功能方塊之輸入接腳。但實事上也可將其他功能方塊之輸出入信號接腳或雙向信號接腳作相同之利用。其切換信號間之方向，並無特別之限制。」等語（詳本院卷第284頁），亦揭露「功能方塊」與「多功能接腳」之技術特徵，且屬微電腦之領域，則就系爭專利所欲達到減少接腳之目的，自有與8051單晶片習知技術結合之動機，而可證明系爭專利申請專利範圍第1、11項不具進步性。
⒏綜上所述，引證2、3、4、6分別與8051單晶片習知技術
之組合，亦可證明系爭專利申請專利範圍第1、11項不具有進步性。
㈣系爭專利申請專利範圍第1、11項有應撤銷之原因，上訴人不得對於被上訴人主張權利：
⒈按「當事人主張或抗辯智慧財產權有應撤銷、廢止之原因者
，法院應就其主張或抗辯有無理由自為判斷，不適用民事訴訟法、行政訴訟法、商標法、專利法、植物品種及種苗法或其他法律有關停止訴訟程序之規定。前項情形，法院認有撤銷、廢止之原因時，智慧財產權人於該民事訴訟中不得對於他造主張權利。」慧財產案件審理法第16條定有明文。被上訴人於本件抗辯系爭專利不具進步性，本院就此抗辯應自為判斷。查系爭專利係於86年4月28日申請，優先權日為85年
5月24日，經智慧財產局於87年5月6日審定准予專利後，於同年12月11日公告，是系爭專利有無撤銷之原因，應以核准審定時有效之修正公布之83年1月21日專利法為斷。
⒉次按利用自然法則之技術思想之高度創作，且可供產業上利
用之發明，得依83年1月21日修正公布之專利法第19條、第20條規定申請取得發明專利。又發明係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成時，雖無前項所列情事，仍不得依本法申請取得發明專利，同法第20條第
2項定有明文。經查系爭專利申請專利範圍第1、11項既不具有進步性，而有83年1月21日修正公布之專利法第20條第
2項所定得撤銷專利權之事由，上訴人自不得對於被上訴人主張權利。
六、從而，上訴人依專利法第85條第1項第2款、第3項及公司法第23條第2項規定，請求被上訴人應連帶給付100萬元，及自起訴狀繕本送達翌日起至清償日止，按年息5%計算之利息，及被上訴人公司不得未經上訴人同意而製造、為販賣之要約、販賣、使用或為上述目的而進口各式包裝之EM78P152八位元微控制器，及其他使用系爭專利之產品，為無理由，應予駁回。原審因而為上訴人敗訴判決，核無不合，上訴人之上訴為無理由，應予駁回。
七、因系爭專利不具進步性有應撤銷之原因，故兩造其餘之攻擊或防禦方法（即侵權與否、損害賠償之計算），及未經援用之證據，經本院斟酌後，認為均不足以影響本判決之結果，自無逐一詳予論駁之必要，併此敘明。
八、據上論結，本件上訴為無理由，依民事訴訟法第449條第1項、第78條，判決如主文。
中華民國101年6月21日
智慧財產法院第一庭
審判長法官李得灶
法官汪漢卿法官何君豪以上正本係照原本作成。
如不服本判決，應於收受送達後20日內向本院提出上訴書狀，其未表明上訴理由者，應於提出上訴後20日內向本院補提理由書狀（均須按他造當事人之人數附繕本），上訴時應提出委任律師或具有律師資格之人之委任狀；委任有律師資格者，另應附具律師資格證書及釋明委任人與受任人有民事訴訟法第466條之1第1項但書或第2項（詳附註）所定關係之釋明文書影本。如委任律師提起上訴者，應一併繳納上訴審裁判費。
中華民國101年6月22日
書記官張君豪附註：
民事訴訟法第466條之1（第1項、第2項）：
對於第二審判決上訴，上訴人應委任律師為訴訟代理人。但上訴人或其他法定代理人具有律師資格者，不在此限。
上訴人之配偶、三親等內之血親、二親等內之姻親，或上訴人為法人、中央或地方機關時，其所屬專任人員具有律師資格並經法院認為適當者，亦得為第三審訴訟代理人。